logo
Buon prezzo  in linea

Dettagli dei prodotti

Created with Pixso. Casa Created with Pixso. prodotti Created with Pixso.
Wafer del carburo di silicio
Created with Pixso.

Wafer Epitassiali 4H-SiC per MOSFET ad Altissima Tensione (100–500 µm, 6 pollici)

Wafer Epitassiali 4H-SiC per MOSFET ad Altissima Tensione (100–500 µm, 6 pollici)

Marchio: ZMSH
MOQ: 1
prezzo: by case
Dettagli dell' imballaggio: Cartoni personalizzati
Condizioni di pagamento: T/t
Informazione dettagliata
Luogo di origine:
Cina
tipo di conducibilità:
Tipo n (drogato con azoto)
Resistività:
Qualunque
angolo di Fuori asse:
4 ° ± 0,5 ° di sconto (tipicamente verso [11-20] direzione)
Orientamento del cristallo:
(0001) Si-Face
Spessore:
200–300 µm
Finitura superficiale:
Front: CMP lucido (pronto per epi): lapato o levigato (opzione più veloce)
Capacità di alimentazione:
Per caso
Evidenziare:

Wafer epitaxiali 4H-SiC per MOSFET

,

Wafer al carburo di silicio da 6 pollici

,

Wafer SiC ad altissima tensione

Descrizione di prodotto

Panoramica del prodotto dei wafer epitassiali 4H-SiC

Il rapido sviluppo di veicoli elettrici, smart grid, energie rinnovabili e sistemi industriali ad alta potenza sta guidando la domanda di dispositivi a semiconduttore in grado di gestire tensioni più elevate, maggiori densità di potenza e una migliore efficienza. Tra i semiconduttori a banda larga, il carburo di silicio (SiC) è emerso come il materiale preferito grazie alla sua ampia banda proibita, all'elevata conducibilità termica e alla superiore resistenza del campo elettrico critico.

 

I nostri wafer epitassiali 4H-SiC sono progettati specificamente per applicazioni MOSFET ad altissima tensione. Con uno spessore dello strato epitassiale compreso tra 100 μm e 500 μm, questi wafer forniscono le lunghe regioni di deriva richieste per i dispositivi di potenza di classe kV. Disponibili nelle specifiche standard di 100 μm, 200 μm e 300 μm e costruiti su substrati da 6 pollici (150 mm), combinano scalabilità con un'eccellente qualità del materiale, rendendoli una base ideale per l'elettronica di potenza di nuova generazione.

Wafer Epitassiali 4H-SiC per MOSFET ad Altissima Tensione (100–500 µm, 6 pollici) 0    Wafer Epitassiali 4H-SiC per MOSFET ad Altissima Tensione (100–500 µm, 6 pollici) 1


Spessore dello strato epitassiale dei wafer epitassiali 4H-SiC

Wafer Epitassiali 4H-SiC per MOSFET ad Altissima Tensione (100–500 µm, 6 pollici) 2Lo strato epitassiale è un fattore critico nel determinare le prestazioni dei dispositivi MOSFET, in particolare il loro tensione di rottura e compromesso on-resistance.

  • Strati da 100–200 μm sono adatti per MOSFET a media-alta tensione, bilanciando l'efficienza di conduzione e la capacità di blocco.

  • Strati da 200–500 μm consentono dispositivi ad altissima tensione (10 kV e superiori), fornendo regioni di deriva estese che sostengono campi di rottura più elevati.

  • In tutta la gamma di spessori, l'uniformità è attentamente controllata entro ±2%, garantendo la coerenza da wafer a wafer e da lotto a lotto.

Questa flessibilità consente ai progettisti di dispositivi di selezionare lo spessore più appropriato per la loro classe di tensione target, mantenendo al contempo la riproducibilità nella produzione di massa.


Processo di produzione dei wafer epitassiali 4H-SiC

I nostri wafer sono prodotti utilizzando la tecnologia all'avanguardia Chemical Vapor Deposition (CVD) di crescita epitassiale. Questo processo consente un controllo preciso dello spessore dello strato, della concentrazione di drogaggio e della Wafer Epitassiali 4H-SiC per MOSFET ad Altissima Tensione (100–500 µm, 6 pollici) 3qualità cristallina anche a grandi spessori.

  • Epitassia CVD
    Gas ad alta purezza e condizioni di crescita ottimizzate garantiscono un'eccellente morfologia superficiale e una bassa densità di difetti.

  • Controllo dello strato spesso
    Ricette di processo proprietarie consentono uno spessore epitassiale fino a 500 μm con drogaggio uniforme e superfici lisce, supportando progetti MOSFET ad altissima tensione.

  • Uniformità di drogaggio
    La concentrazione può essere personalizzata nell'intervallo 1×10¹⁴ – 1×10¹⁶ cm⁻³, con uniformità migliore di ±5%. Ciò garantisce prestazioni elettriche costanti su tutto il wafer.

  • Preparazione della superficie
    I wafer subiscono Chemical Mechanical Polishing (CMP) e un'ispezione rigorosa dei difetti. Le superfici lucidate sono compatibili con processi di dispositivi avanzati come l'ossidazione del gate, la fotolitografia e la metallizzazione.

 


Vantaggi chiave dei wafer epitassiali 4H-SiC

  1. Capacità ad altissima tensione

    • Strati epitassiali spessi (100–500 μm) consentono ai MOSFET di raggiungere tensioni di rottura di classe kV.

  2. Qualità cristallina eccezionale

    • Bassa densità di dislocazioni e difetti del piano basale (BPD, TSD), riducendo al minimo le correnti di dispersione e garantendo l'affidabilità del dispositivo.

  3. Substrati di grande diametro

    • I wafer da 6 pollici supportano la produzione ad alto volume, riducono i costi per dispositivo e migliorano la compatibilità del processo con le linee di semiconduttori esistenti.

  4. Proprietà termiche superiori

    • L'elevata conducibilità termica e le caratteristiche di ampia banda proibita del 4H-SiC garantiscono che i dispositivi funzionino in modo efficiente in condizioni di alta potenza e temperatura.

  5. Parametri personalizzabili

    • Spessore, concentrazione di drogaggio, orientamento del wafer e finitura superficiale possono essere tutti adattati a specifici requisiti di progettazione MOSFET.

Wafer Epitassiali 4H-SiC per MOSFET ad Altissima Tensione (100–500 µm, 6 pollici) 4    Wafer Epitassiali 4H-SiC per MOSFET ad Altissima Tensione (100–500 µm, 6 pollici) 5


Specifiche tipiche dei wafer epitassiali 4H-SiC

Parametro Specifiche
Tipo di conduttività Tipo N (drogato con azoto)
Resistività QUALSIASI
Angolo fuori asse 4° ± 0,5° fuori (tipicamente verso la direzione [11-20])
Orientamento cristallino (0001) Faccia Si
Spessore 200–300 µm
Finitura superficiale Anteriore: CMP lucidato (epi-ready) Posteriore: lappato o lucidato (opzione più veloce)
TTV ≤ 10 µm
BOW/Warp ≤ 20 µm

 


Aree di applicazione dei wafer epitassiali 4H-SiC

I nostri wafer epitassiali 4H-SiC sono progettati per dispositivi MOSFET in applicazioni ad altissima tensione, tra cui:

  • Inverter di trazione per veicoli elettrici e moduli di ricarica ad alta tensione

  • Sistemi di trasmissione e distribuzione di smart grid

  • Inverter per energie rinnovabili (solare, eolico, accumulo di energia)

  • Alimentatori industriali ad alta potenza e sistemi di commutazione

 

 

FAQ – Wafer epitassiali 4H-SiC per MOSFET ad altissima tensione

Q1: Qual è il tipo di conduttività dei tuoi wafer epitassiali SiC?
A1: I nostri wafer sono di tipo N, drogati con azoto, che è la scelta standard per MOSFET e altre applicazioni di dispositivi di potenza.

 

 

Q2: Quali spessori sono disponibili per lo strato epitassiale?
A2: Forniamo uno spessore epitassiale di 100–500 μm, con offerte standard a 100 μm, 200 μm e 300 μm. Spessori personalizzati possono anche essere prodotti su richiesta.

 

 

Q3: Qual è l'orientamento cristallino e l'angolo fuori asse?
A3: I wafer sono orientati sulla faccia (0001) Si, con un angolo fuori asse di 4° ± 0,5°, tipicamente verso la direzione [11-20].