| Marchio: | ZMSH |
| MOQ: | 1 |
| prezzo: | by case |
| Dettagli dell' imballaggio: | Cartoni personalizzati |
| Condizioni di pagamento: | T/t |
Rapporto del portafoglio di prodotti per i substrati di SiC e gli epi-wafer
Offriamo un portafoglio completo di substrati e wafer in carburo di silicio (SiC) di alta qualità, che coprono più politipi e tipi di doping (compreso il tipo 4H-N [conduttore di tipo N],Tipo 4H-P [conduttore di tipo P], 4H-HPSI tipo [High-Purity Semi-Isolating], e 6H-P tipo [P-type conductive]), con diametri che vanno da 4 pollici, 6 pollici, 8 pollici fino a 12 pollici.Forniamo servizi di crescita di wafer epitaxiali ad alto valore aggiunto , che consente un controllo preciso dello spessore dell'epilastro (120 μm), della concentrazione di doping e della densità dei difetti.
Ogni substrato di SiC e ogni wafer epitaxiale sono sottoposti a rigorose ispezioni in linea (ad esempio, densità dei micropipidi <0,1 cm−2, rugosità superficiale Ra <0).2 nm) e una caratterizzazione elettrica completa (come il test CV), mappatura della resistività) per garantire un'eccezionale uniformità e prestazioni cristalline.fotodetettori), le nostre linee di prodotti per substrati SiC e wafer epitaxiali soddisfano i requisiti applicativi più esigenti per affidabilità, stabilità termica e resistenza alla rottura.
Il substrato di carburo di silicio di tipo 4H-N mantiene prestazioni elettriche stabili e robustezza termica in condizioni di alta temperatura e campo elettrico elevato, grazie al suo ampio intervallo di banda (~ 3,3 mm).26 eV) e elevata conduttività termica (~370-490 W/m·K).
Caratteristiche fondamentali:
Doping di tipo N: il doping ad azoto controllato con precisione produce concentrazioni di vettore comprese tra 1 × 1016 e 1 × 1019 cm−3 e mobilità elettronica a temperatura ambiente fino a circa 900 cm2/V·s,che aiuta a ridurre al minimo le perdite di conduzione.
Bassa densità di difetto: la densità delle micropipette è tipicamente < 0,1 cm−2, e la densità di lussazione del piano basale è < 500 cm−2,fornendo una base per un elevato rendimento del dispositivo e un'integrità cristallina superiore.
Un'eccellente uniformità: il range di resistività è di 0,01·10 Ω·cm, lo spessore del substrato è di 350·650 μm, con tolleranze di doping e spessore controllabili entro il ±5%.
- Sì.
Specificità del Wafer SiC da 6 pollici di tipo 4H-N |
||
| Immobili | Grado di produzione MPD zero (grado Z) | Grado D (D Grade) |
| Grado | Grado di produzione MPD zero (grado Z) | Grado D (D Grade) |
| Diametro | 149.5 mm - 150,0 mm | 149.5 mm - 150,0 mm |
| di polietilene | 4H | 4H |
| Spessore | 350 μm ± 15 μm | 350 μm ± 25 μm |
| Orientazione dei wafer | Al di fuori dell'asse: 4,0° verso <1120> ± 0,5° | Al di fuori dell'asse: 4,0° verso <1120> ± 0,5° |
| Densità di micropipe | ≤ 0,2 cm2 | ≤ 15 cm2 |
| Resistenza | 0.015 - 0.024 Ω·cm | 0.015 - 0.028 Ω·cm |
| Orientazione primaria piatta | [10-10] ± 50° | [10-10] ± 50° |
| Lunghezza piana primaria | 475 mm ± 2,0 mm | 475 mm ± 2,0 mm |
| Esclusione di bordo | 3 mm | 3 mm |
| LTV/TIV/Arco/Warp | ≤ 2,5 μm / ≤ 6 μm / ≤ 25 μm / ≤ 35 μm | ≤ 5 μm / ≤ 15 μm / ≤ 40 μm / ≤ 60 μm |
| Roverezza | Ra polacco ≤ 1 nm | Ra polacco ≤ 1 nm |
| CMP Ra | ≤ 0,2 nm | ≤ 0,5 nm |
| Fessure di bordo a causa della luce ad alta intensità | Lunghezza cumulativa ≤ 20 mm lunghezza singola ≤ 2 mm | Lunghezza cumulativa ≤ 20 mm lunghezza singola ≤ 2 mm |
| Piastre esattoriche con luce ad alta intensità | Superficie cumulata ≤ 0,05% | Superficie cumulata ≤ 0,1% |
| Aree politipiche per luce ad alta intensità | Superficie cumulata ≤ 0,05% | Superficie cumulata ≤ 3% |
| Inclusioni di carbonio visivo | Superficie cumulata ≤ 0,05% | Superficie cumulata ≤ 5% |
| La superficie del silicio è graffiata dalla luce ad alta intensità | Lunghezza cumulata ≤ 1 diametro di wafer | |
| Chips di bordo con luce ad alta intensità | Nessuna ammissibile larghezza e profondità ≥ 0,2 mm | 7 consentiti, ≤ 1 mm ciascuno |
| Dislocazione della vite di filettatura | < 500 cm3 | < 500 cm3 |
| Contaminazione della superficie del silicio da luce ad alta intensità | ||
| Imballaggio | Cassetta a più wafer o contenitore a una sola wafer | Cassetta a più wafer o contenitore a una sola wafer |
Specificità del wafer SiC tipo 8 pollici 4H-N |
||
| Immobili | Grado di produzione MPD zero (grado Z) | Grado D (D Grade) |
| Grado | Grado di produzione MPD zero (grado Z) | Grado D (D Grade) |
| Diametro | 199.5 mm - 200.0 mm | 199.5 mm - 200.0 mm |
| di polietilene | 4H | 4H |
| Spessore | 500 μm ± 25 μm | 500 μm ± 25 μm |
| Orientazione dei wafer | 40,0° verso < 110> ± 0,5° | 40,0° verso < 110> ± 0,5° |
| Densità di micropipe | ≤ 0,2 cm2 | ≤ 5 cm2 |
| Resistenza | 0.015 - 0,025 Ω·cm | 0.015 - 0.028 Ω·cm |
| Nobile orientamento | ||
| Esclusione di bordo | 3 mm | 3 mm |
| LTV/TIV/Arco/Warp | ≤ 5 μm / ≤ 15 μm / ≤ 35 μm / 70 μm | ≤ 5 μm / ≤ 15 μm / ≤ 35 μm / 100 μm |
| Roverezza | Ra polacco ≤ 1 nm | Ra polacco ≤ 1 nm |
| CMP Ra | ≤ 0,2 nm | ≤ 0,5 nm |
| Fessure di bordo a causa della luce ad alta intensità | Lunghezza cumulativa ≤ 20 mm lunghezza singola ≤ 2 mm | Lunghezza cumulativa ≤ 20 mm lunghezza singola ≤ 2 mm |
| Piastre esattoriche con luce ad alta intensità | Superficie cumulata ≤ 0,05% | Superficie cumulata ≤ 0,1% |
| Aree politipiche per luce ad alta intensità | Superficie cumulata ≤ 0,05% | Superficie cumulata ≤ 3% |
| Inclusioni di carbonio visivo | Superficie cumulata ≤ 0,05% | Superficie cumulata ≤ 5% |
| La superficie del silicio è graffiata dalla luce ad alta intensità | Lunghezza cumulata ≤ 1 diametro di wafer | |
| Chips di bordo con luce ad alta intensità | Nessuna ammissibile larghezza e profondità ≥ 0,2 mm | 7 consentiti, ≤ 1 mm ciascuno |
| Dislocazione della vite di filettatura | < 500 cm3 | < 500 cm3 |
| Contaminazione della superficie del silicio da luce ad alta intensità | ||
| Imballaggio | Cassetta a più wafer o contenitore a una sola wafer | Cassetta a più wafer o contenitore a una sola wafer |
Applicazioni di destinazione:
Utilizzato principalmente per dispositivi elettronici di potenza come i MOSFET SiC, i diodi Schottky e i moduli di potenza, ampiamente utilizzati nei motori dei veicoli elettrici, negli inverter solari, negli azionamenti industriali,e sistemi di trazioneLe sue proprietà lo rendono inoltre adatto per dispositivi RF ad alta frequenza nelle stazioni base 5G.
Il substrato SiC semisolatore 4H possiede una resistenza estremamente elevata (in genere ≥ 109 Ω·cm), che sopprime efficacemente la conduzione parassitaria durante la trasmissione del segnale ad alta frequenza,che lo rende una scelta ideale per la produzione di dispositivi ad alta frequenza radio (RF) e microonde.
Caratteristiche fondamentali:
- Sì.
Specifica del substrato SiC da 6 pollici 4H |
||
| Immobili | Grado di produzione MPD zero (grado Z) | Grado D (D Grade) |
| Diametro (mm) | 145 mm - 150 mm | 145 mm - 150 mm |
| di polietilene | 4H | 4H |
| Spessore (mm) | 500 ± 15 | 500 ± 25 |
| Orientazione dei wafer | Su asse: ±0.0001° | Su asse: ±0,05° |
| Densità di micropipe | ≤ 15 cm-2 | ≤ 15 cm-2 |
| Resistenza (Ωcm) | ≥ 10E3 | ≥ 10E3 |
| Orientazione primaria piatta | (0-10)° ± 5,0° | (10-10° ± 5,0°) |
| Lunghezza piana primaria | Intaglio | Intaglio |
| Esclusione del bordo (mm) | ≤ 2,5 μm / ≤ 15 μm | ≤ 5,5 μm / ≤ 35 μm |
| LTV / Bowl / Warp | ≤ 3 μm | ≤ 3 μm |
| Roverezza | Ra polacco ≤ 1,5 μm | Ra polacco ≤ 1,5 μm |
| Chips di bordo con luce ad alta intensità | ≤ 20 μm | ≤ 60 μm |
| Piastre di riscaldamento con luce ad alta intensità | Cumulativo ≤ 0,05% | Accumulato ≤ 3% |
| Aree politipiche per luce ad alta intensità | Inclusioni di carbonio visivo ≤ 0,05% | Accumulato ≤ 3% |
| La superficie del silicio è graffiata dalla luce ad alta intensità | ≤ 0,05% | Accumulato ≤ 4% |
| Chip di bordo con luce ad alta intensità (dimensione) | Non consentito > 02 mm Larghezza e profondità | Non consentito > 02 mm Larghezza e profondità |
| La dilatazione della vite ausiliaria | ≤ 500 μm | ≤ 500 μm |
| Contaminazione della superficie del silicio da luce ad alta intensità | ≤ 1 x 10^5 | ≤ 1 x 10^5 |
| Imballaggio | Cassette a più wafer o contenitore a una singola wafer | Cassette a più wafer o contenitore a una singola wafer |
Specifica del substrato SiC semisolatore da 4 pollici 4H |
||
|---|---|---|
| Parametro | Grado di produzione MPD zero (grado Z) | Grado D (D Grade) |
| Proprietà fisiche | ||
| Diametro | 99.5 mm ️ 100.0 mm | 99.5 mm ️ 100.0 mm |
| di polietilene | 4H | 4H |
| Spessore | 500 μm ± 15 μm | 500 μm ± 25 μm |
| Orientazione dei wafer | Su asse: < 600h > 0,5° | Su asse: <000h > 0,5° |
| Proprietà elettriche | ||
| Densità di micropipe (MPD) | ≤ 1 cm−2 | ≤ 15 cm−2 |
| Resistenza | ≥ 150 Ω·cm | ≥ 1,5 Ω·cm |
| Tolleranze geometriche | ||
| Orientazione primaria piatta | (0x10) ± 5,0° | (0x10) ± 5,0° |
| Lunghezza piana primaria | 52.5 mm ± 2,0 mm | 52.5 mm ± 2,0 mm |
| Lunghezza piatta secondaria | 180,0 mm ± 2,0 mm | 180,0 mm ± 2,0 mm |
| Orientamento piatto secondario | 90° CW dal primo piatto ± 5,0° (Si verso l'alto) | 90° CW dal primo piatto ± 5,0° (Si verso l'alto) |
| Esclusione di bordo | 3 mm | 3 mm |
| LTV / TTV / Bow / Warp | ≤ 2,5 μm / ≤ 5 μm / ≤ 15 μm / ≤ 30 μm | ≤ 10 μm / ≤ 15 μm / ≤ 25 μm / ≤ 40 μm |
| Qualità della superficie | ||
| Roverezza superficiale (Ra polacca) | ≤ 1 nm | ≤ 1 nm |
| Roverezza superficiale (CMP Ra) | ≤ 0,2 nm | ≤ 0,2 nm |
| Fessure di bordo (luce ad alta intensità) | Non consentito | Lunghezza cumulativa ≥10 mm, singola crepa ≤2 mm |
| Difetti delle lastre esagonali | ≤ 0,05% di superficie cumulata | ≤ 0,1% di superficie cumulata |
| Aree di inclusione dei politipi | Non consentito | ≤ 1% di superficie cumulata |
| Inclusioni di carbonio visivo | ≤ 0,05% di superficie cumulata | ≤ 1% di superficie cumulata |
| Rischi sulla superficie del silicio | Non consentito | lunghezza cumulativa del diametro della wafer ≤ 1 |
| Chips di bordo | Nessuna autorizzata (larghezza/profondità ≥ 0,2 mm) | ≤ 5 schegge (ciascuna ≤ 1 mm) |
| Contaminazione della superficie del silicio | Non specificato | Non specificato |
| Imballaggio | ||
| Imballaggio | Contenitori per cassette a più wafer o contenitori a una singola wafer | con una lunghezza massima di 20 mm o più |
Applicazioni di destinazione:
Lo strato omeopitaxiale coltivato sul substrato SiC di tipo 4H-N fornisce uno strato attivo ottimizzato per la produzione di dispositivi ad alta potenza e RF.Il processo epitassiale consente un controllo preciso dello spessore dello strato, concentrazione di doping e qualità cristallina.
- Sì.
Caratteristiche fondamentali:
Parametri elettrici personalizzabili: spessore (variabile tra 5 e 15 μm) e concentrazione di doping (ad es.1E15 - 1E18 cm−3) dello strato epitassiale può essere personalizzato in base alle esigenze del dispositivo, con una buona uniformità.
Bassa densità di difetti: le tecniche avanzate di crescita epitaxiale (come la CVD) possono controllare efficacemente la densità dei difetti epitaxiali come i difetti di carota e i difetti triangolari,miglioramento dell'affidabilità del dispositivo.
Inheritance of Substrate Advantages : Lo strato epitaxiale eredita le eccellenti proprietà del substrato SiC di tipo 4H-N, tra cui ampio intervallo di banda, campo elettrico ad alta ripartizione,e elevata conduttività termica..
| Specificità assiale dell'epitelio di tipo N da 6 pollici | |||
| Parametro | unità | Z-MOS | |
| Tipo | Conduttività / Dopante | - | Tipo N / Azoto |
| Strato tampone | Spessore dello strato tampone | - Sì. | 1 |
| Tolleranza dello spessore dello strato tampone | % | ± 20% | |
| Concentrazione dello strato tampone | cm-3 | 1.00E+18 | |
| Tolleranza di concentrazione dello strato tampone | % | ± 20% | |
| 1° strato epi | Spessore dello strato epi | - Sì. | 11.5 |
| Uniformità dello spessore dello strato epi | % | ± 4% | |
| Epi Strati Spessore Tolleranza Max, Min) /Spec) |
% | ± 5% | |
| Concentrazione dello strato epi | cm-3 | 1E 15~ 1E 18 | |
| Tolleranza di concentrazione dello strato epi | % | 6% | |
| Uniformità della concentrazione dello strato epi (σ) /mean) |
% | ≤ 5% | |
| Uniformità della concentrazione dello strato epi < (max-min) / (max+min) |
% | ≤ 10% | |
| Forma di wafer epitexale | Inchinati. | - Sì. | ≤ ± 20 |
| WARP | - Sì. | ≤ 30 | |
| TTV | - Sì. | ≤ 10 | |
| LTV | - Sì. | ≤ 2 | |
| Caratteristiche generali | Lunghezza dei graffi | mm | ≤ 30 mm |
| Chips di bordo | - | Non esistono | |
| Definizione dei difetti | ≥97% (misurato con 2*2, I difetti mortali includono: Micropipe /Grandi pozzi, carota, triangolare |
||
| Contaminazione da metalli | atomi/cm2 | D f f l i ≤ 5E10 atomi/cm2 (Al, Cr, Fe, Ni, Cu, Zn, Hg, Na, K, Ti, Ca & Mn) |
|
| Pacco | Specificità dell'imballaggio | pezzi/scatola | contenitori di wafer multi-cassetta o singolo wafer |
| Specifica dell'epitassiale di tipo N da 8 pollici | |||
| Parametro | unità | Z-MOS | |
| Tipo | Conduttività / Dopante | - | Tipo N / azoto |
| Strato tampone | Spessore dello strato tampone | - Sì. | 1 |
| Tolleranza dello spessore dello strato tampone | % | ± 20% | |
| Concentrazione dello strato tampone | cm-3 | 1.00E+18 | |
| Tolleranza di concentrazione dello strato tampone | % | ± 20% | |
| 1° strato epi | Spessore medio degli strati epi | - Sì. | 8 ~ 12 |
| Uniformità dello spessore degli Epi strati (σ/media) | % | ≤ 2.0 | |
| Tolleranza di spessore degli Epi strati (Spec -Max,Min) /Spec) | % | ± 6 | |
| Epi strati doping medio netto | cm-3 | 8E+15 ~2E+16 | |
| Uniformità dopante netta degli Epi strati (σ/media) | % | ≤ 5 | |
| Epi Strati Tolleranza al Doping Netto | % | ± 100 | |
| Forma di wafer epitexale | Mi) /S) Warp. |
- Sì. | ≤ 500 |
| Inchinati. | - Sì. | ± 300 | |
| TTV | - Sì. | ≤ 100 | |
| LTV | - Sì. | ≤ 4,0 (10 mm × 10 mm) | |
| Generale Caratteristiche |
Rischi | - | Lunghezza cumulata ≤ 1/2 diametro del wafer |
| Chips di bordo | - | ≤ 2 schegge, ciascuna con un raggio ≤ 1,5 mm | |
| Contaminazione da metalli superficiali | atomi/cm2 | ≤ 5E10 atomi/cm2 (Al, Cr, Fe, Ni, Cu, Zn, Hg, Na, K, Ti, Ca & Mn) |
|
| Ispezione dei difetti | % | ≥ 96.0 (2X2 I difetti includono Micropipe/Grandi pozzi, Carotte, difetti triangolari, precipitazioni, Lineare/IGSF-s, BPD) |
|
| Contaminazione da metalli superficiali | atomi/cm2 | ≤ 5E10 atomi/cm2 (Al, Cr, Fe, Ni, Cu, Zn, Hg, Na, K, Ti, Ca & Mn) |
|
| Pacco | Specificità dell'imballaggio | - | contenitori di wafer multi-cassetta o singolo wafer |
- Sì.
Applicazioni di destinazione:
È il materiale di base per la fabbricazione di dispositivi di alimentazione ad alta tensione (come MOSFET, IGBT, diodi Schottky), ampiamente utilizzati nei veicoli elettrici,generazione di energia da fonti rinnovabili (inverter fotovoltaici), motori industriali, e campi aerospaziali.
ZMSH svolge un ruolo chiave nel settore dei substrati a carburo di silicio (SiC), concentrandosi sulla ricerca e sviluppo indipendenti e sulla produzione su larga scala di materiali critici.Padroneggiare le tecnologie di base che coprono l'intero processo dalla crescita dei cristalliDal taglio alla lucidatura, la ZMSH possiede il vantaggio della catena industriale di un modello integrato di produzione e commercio, che consente ai clienti servizi di lavorazione personalizzati flessibili.
ZMSH può fornire substrati di SiC di varie dimensioni, dal diametro di 2 pollici al diametro di 12 pollici.Tipo 4H-HPSI (semi-isolatore ad alta purezza), tipo 4H-P e tipo 3C-N, che soddisfano i requisiti specifici di diversi scenari di applicazione.
Q1: Quali sono i tre principali tipi di substrati SiC e le loro applicazioni principali?
A1: i tre tipi primari sono di tipo 4H-N (conduttori) per dispositivi di alimentazione come MOSFET e EV,4H-HPSI (semi-isolamento ad alta purezza) per dispositivi RF ad alta frequenza quali amplificatori di stazioni base 5G, e tipo 6H che viene utilizzato anche in alcune applicazioni ad alta potenza e ad alta temperatura.
- Sì.
Q2: Qual è la differenza fondamentale tra i substrati di tipo 4H-N e i substrati di SiC semi-isolatori?
A2: La differenza fondamentale sta nella loro resistività elettrica; il tipo 4H-N è conduttivo con bassa resistività (ad esempio, 0,01-100 Ω·cm) per il flusso di corrente nell'elettronica di potenza,mentre i tipi semi-isolatori (HPSI) presentano una resistenza estremamente elevata (≥ 109 Ω·cm) per ridurre al minimo la perdita di segnale nelle applicazioni a radiofrequenza.
Q3: Qual è il vantaggio chiave delle onde HPSI SiC nelle applicazioni ad alta frequenza come le stazioni base 5G?
A3: le onde HPSI SiC offrono una resistenza estremamente elevata (> 109 Ω·cm) e una bassa perdita di segnale;rendendoli substrati ideali per amplificatori di potenza RF basati su GaN nelle infrastrutture 5G e nelle comunicazioni satellitari.
Tag: #Wafer SiC, #Wafer SiC Epitaxial, #Substrato di Carburo di Silicio, #H-N, #HPSI, #6H-N, #6H-P, #3C-N, #MOS o SBD, #Personalizzato, 2 pollici / 3 pollici / 4 pollici / 6 pollici / 8 pollici / 12 pollici