 |
Wafer SOI P Tipo N Tipo 6 pollici 8 pollici 12 pollici Vernice di superficie SSP/DSP
Dettagli:
| Luogo di origine: | CINESE |
| Marca: | ZMSH |
Termini di pagamento e spedizione:
| Quantità di ordine minimo: | 25 |
|---|---|
| Prezzo: | undetermined |
| Imballaggi particolari: | plastica schiumosa + cartone |
| Tempi di consegna: | 2-4weeks |
| Termini di pagamento: | T/T |
| Capacità di alimentazione: | 1000 PCS/settimana |
|
Informazioni dettagliate |
|||
| Spessore dello strato superiore di silicio: | 0.1 - 20 μm | Spessore dello strato di ossido sepolto: | 0.1 - 3 μm |
|---|---|---|---|
| Tipo del substrato: | Silicio (Si), silicio ad alta resistività (HR-Si) o altro | Resistenza dello strato di dispositivo: | 1 - 10.000Ω·cm |
| Resistenza dello strato di ossido: | 1 × 106 a 108Ω·cm | Conduttività termica: | 1.5 - 3,0 W/m·K |
| Evidenziare: | Wafer SOI da 8 pollici,Wafer SOI da 12 pollici,Wafer SOI da 6 pollici |
||
Descrizione di prodotto
Wafer SOI P Tipo N Tipo 6 pollici 8 pollici 12 pollici Vernice di superficie SSP/DSP
Riassunto di wafer SOI
Il silicio su isolante (SOI) è una tecnologia avanzata di semiconduttori in cui un sottile strato isolante, in genere anidride carbonica (SiO2),è inserito tra il substrato di silicio e lo strato di silicio attivoQuesta struttura riduce significativamente la capacità parassitaria, migliora la velocità di commutazione, riduce il consumo di energia e migliora la resistenza alle radiazioni rispetto alla tecnologia tradizionale del silicio a sfero.
SOI sta per silicio su isolatore, o silicio su un substrato, che introduce uno strato di ossido sepolto tra lo strato superiore di silicio e il substrato sottostante.
Specifica dell'IOS
| Conduttività termica | Relativamente elevata conduttività termica |
| Spessore dello strato attivo | Tipicamente varia da poche a diverse decine di nanometri (nm) |
| Diametro della wafer | 6 pollici, 8 pollici, 12 pollici |
| Vantaggi del processo | Performance più elevate del dispositivo e minore consumo energetico |
| Vantaggi di prestazione | Eccellenti proprietà elettriche, ridotte dimensione del dispositivo, minimizzazione della crosstalk tra i componenti elettronici |
| Resistenza | Tipicamente varia da diverse centinaia a migliaia di ohm-cm |
| Caratteristiche del consumo di energia | Basso consumo energetico |
| Concentrazione di impurità | Concentrazione bassa di impurità |
| Supporto al silicio sulla wafer isolante | SOI Silicon Wafer 4 pollici, CMOS Struttura a tre strati |
Struttura degli IST
I wafer SOI sono in genere costituiti da tre strati principali:
1.Lavoro di silicio superiore (Lavoro di dispositivo): Lo strato sottile di silicio in cui sono fabbricati i dispositivi semiconduttori, il cui spessore varia da pochi nanometri a decine di micrometri a seconda dell'applicazione.
2.Ossido sepolto (BOX): uno strato sottile di biossido di silicio (SiO2) che fornisce un isolamento elettrico, con uno spessore che varia da decine di nanometri a pochi micrometri.
3.Wafer a manica (substrato): uno strato di supporto meccanico, di solito fatto di silicio in massa o di altri materiali ad alte prestazioni.
Lo spessore degli strati superiori di silicio e di ossido sepolto può essere personalizzato per ottimizzare le prestazioni per applicazioni specifiche.
Processi di fabbricazione di SOI
I wafer SOI sono prodotti utilizzando tre metodi primari:
1.SIMOX (separazione con ossigeno impiantato)
Implica l'impianto di ioni di ossigeno in un wafer di silicio e la loro ossidazione ad alte temperature per formare uno strato di ossido sepolto.
Produce wafer SOI di alta qualità, ma è relativamente costoso.
2.Smart CutTM (Sviluppato da Soitec, Francia)
Usa l'impianto di ioni di idrogeno e il legame con i wafer per creare strutture SOI.
Il metodo più utilizzato nella produzione commerciale di SOI.
3.Wafer Bonding & Etch-Back
Si tratta di attaccare due wafer di silicio e di incidere uno allo spessore desiderato.
Utilizzato per SOI spessi e applicazioni specializzate.
Applicazioni di IST
A causa dei suoi vantaggi prestazionali unici, la tecnologia SOI è ampiamente adottata in vari settori:
1.Computing ad alte prestazioni (HPC)
Aziende come IBM e AMD utilizzano SOI nelle CPU server di fascia alta per aumentare la velocità di elaborazione e ridurre il consumo di energia.
Il SOI è ampiamente utilizzato nei supercomputer e nei processori AI.
2.Apparecchi mobili e a bassa potenza
La tecnologia FD-SOI è utilizzata in smartphone, dispositivi indossabili e dispositivi IoT per bilanciare prestazioni ed efficienza energetica.
I produttori di chip come STMicroelectronics e GlobalFoundries producono chip FD-SOI per applicazioni a basso consumo.
3.RF e comunicazione wireless (RF SOI)
La RF SOI è ampiamente adottata nella comunicazione 5G, Wi-Fi 6E e a onde millimetriche.
Utilizzato in interruttori RF, amplificatori a basso rumore (LNA) e moduli RF front-end (RF FEM).
4.Elettronica automobilistica
L'uso di SOI di potenza è ampiamente utilizzato nei veicoli elettrici (EV) e nei sistemi avanzati di assistenza alla guida (ADAS).
Esso consente il funzionamento ad alta temperatura e ad alta tensione, garantendo l'affidabilità in condizioni difficili.
5.Photonica e applicazioni ottiche del silicio
I substrati SOI sono utilizzati nei chip fotonici al silicio per la comunicazione ottica ad alta velocità.
Le applicazioni includono data center, interconnessioni ottiche ad alta velocità e LiDAR (Light Detection and Ranging).
Vantaggi della wafer SOI
1.Riduzione della capacità parassitaria e aumento della velocità di funzionamentoIn confronto ai materiali di silicio sfusi, i dispositivi SOI raggiungono un miglioramento della velocità del 20-35%.
2Consumo di energia inferioreA causa della ridotta capacità parassitaria e della minimizzazione della corrente di fuga, i dispositivi SOI possono ridurre il consumo di energia del 35-70%.
3.Eliminazione degli effetti di bloccoLa tecnologia SOI previene il blocco, migliorando l'affidabilità del dispositivo.
4.Soppressione del rumore del substrato e riduzione degli errori morbidiL'uso di SOI riduce efficacemente le interferenze della corrente di impulso provenienti dal substrato, riducendo la presenza di errori morbidi.
5.Compatibilità con i processi di silicio esistentiLa tecnologia SOI si integra bene con la fabbricazione convenzionale di silicio, riducendo i passaggi di lavorazione del 13-20%.
Tag: #Wafer SOI # Tipo P # Tipo N # 6 pollici # 8 pollici # 12 pollici # Superficie di lucidatura SSP / DSP