Dettagli del Blog

La domanda sembra semplice: quanti chip 2 nm possono essere fatti da un singolo chip?Wafer di silicio di 300 mm?
In realtà, la risposta rivela molto di più sulla produzione moderna di semiconduttori di un singolo numero.e i limiti fisici dei processi avanzati.

Questo articolo presenta un calcolo realistico, orientato all'ingegneria, separando i massimi teorici da ciò che effettivamente lascia una fabbrica di semiconduttori.

1Che cosa significa? 2 nm?

Nonostante il suo nome, il nodo della tecnologia a 2 nm non rappresenta una dimensione fisica letterale.e efficienza energetica piuttosto che le lunghezze effettive del cancello.

Un processo tipico di classe 2 nm include transistor gate-all-around o nanosheet, lunghezze di gate efficaci dell'ordine di decine di nanometri e un uso esteso della litografia ultravioletta estrema.Come risultato, l'area della matrice, non l'etichetta del nodo, è il fattore primario che determina quanti chip si inseriscono su un wafer.

2. Superficie utilizzabile di un wafer da 300 mm

Un wafer standard da 300 mm ha un raggio di 150 mm, dando una superficie geometrica totale di circa 70.685 mm2.

L'esclusione dei bordi, le linee di scriba e le regioni di controllo del processo riducono l'area effettiva.000 mm2 disponibili per stampi.

3. Dimensione: la variabile chiave

Al nodo a 2 nm, le dimensioni delle matrici variano ampiamente a seconda dell'applicazione.

I processori mobili ad alte prestazioni occupano in genere un'area compresa tra 80 e 120 mm2.può superare i 300 mm2 e talvolta raggiungere i 500 mm2 o più.

Queste differenze dominano i risultati del conteggio delle chip.

4. Scenario A: SoC mobile di classe 2 nm

Consideriamo un sistema mobile su chip con una superficie di stampo di circa 100 mm2.

Dividendo l'area utilizzabile del wafer per la dimensione della matrice si ottengono circa 680 matrici.

Il rendimento diventa quindi il fattore decisivo. Per i grandi SoC a nodo avanzato, i rendimenti realistici spesso variano dal 70 all'80 per cento una volta maturato il processo.

Ciò si traduce in circa 420 a 500 chip pienamente funzionali per wafer.

5Scenario B: progettazione basata su chiplet

Le architetture chiplet migliorano notevolmente l'efficienza dei wafer.

Per un chiplet logico di 30 mm2, lo stesso wafer può teoricamente ospitare oltre 2.200 matrici.

Poiché le macchine più piccole sono meno sensibili ai difetti, il rendimento di solito raggiunge il 90-95%.

Ciò produce circa 1.800 a 2.000 buoni chiplet per wafer, spiegando perché le strategie basate su chiplet stanno diventando dominanti nei nodi avanzati.

6Scenario C: grande intelligenza artificiale muore

I grandi processori di IA spingono l'economia dei wafer al limite.

Con una dimensione di matrice di 500 mm2, un wafer può adattarsi solo a circa 110-120 matrice lorde dopo le perdite di bordo.

Di conseguenza, da un singolo wafer possono essere ottenuti solo da 45 a 70 chip utilizzabili, contribuendo direttamente all'alto costo dell'hardware avanzato dell'IA.

7Il ruolo della densità di difetto

Il rendimento è strettamente legato alla densità di difetto.

Anche densità di difetto molto basse possono avere un impatto significativo su grandi matrici.

8Perché il numero massimo di chip è fuorviante

I calcoli puramente geometrici ignorano molti fattori del mondo reale, tra cui le linee di scriba, le strutture di prova, i circuiti di ridondanza e il bining delle prestazioni.

I chip dello stesso wafer possono differire per velocità, consumo energetico e tolleranza alla tensione.

9Risultati realistici a colpo d'occhio

Per un wafer di 300 mm al nodo a 2 nm, i risultati realistici sono approssimativamente:

• 45 a 70 matrici buone per grandi processori AI

• 420-500 matrici buone per SoC mobili

• 1Da 800 a 2.000 buoni piccoli di logica.

Questi numeri riflettono le realtà della produzione piuttosto che i limiti teorici.

10Guardando oltre i numeri

Al nodo a 2 nm, il progresso non è più guidato esclusivamente da caratteristiche di riduzione, ma dipende dalla qualità dei materiali, dalla piattezza dei wafer, dal controllo dei difetti e dalle strategie avanzate di imballaggio.

La domanda più significativa non è più quante chip si inseriscono in un wafer, ma quante ad alte prestazioni, affidabili,e economicamente sostenibili possono sopravvivere all'intero processo di fabbricazione, dalla crescita del cristallo all'imballaggio finale.